据悉IC Validator是一套全面的高性能Signoff物理验证解决方案，可以帮助客户在从成熟到先进的各个工艺节点上，显著提高其生产效率。IC Validator采用业界先进的分布式处理算法，可扩展到超过 4,000 个CPU内核。该工具的高性能和可扩展性实现了目前业内领先的超大芯片的物理验证签收。数十亿个晶体管的设计，一天内完成设计规则检查 (DRC)、布局与原理图对照验证 (LVS) 以及金属填充的一次迭代。

　　IC Validator物理验证与Fusion设计平台中的Synopsys Fusion Compiler™ RTL-to-GDSII解决方案以及IC Compiler® II布局布线系统，达成无缝集成。这种集成的融合技术通过在实现环境中实现独立的Signoff质量分析和自动修复，从而加速了芯片制造部门的设计收敛。

　　随着客户逐渐将5nm及以下工艺节点设计作为目标，物理验证的复杂性急剧增加，其中涉及数十万的设计规则和数以百万计的操作。新思科技IC Validator可加速物理验证收敛，以高精度极大地提高了三星先进工艺节点的生产率。

　　三星晶圆厂设计实现团队副总裁Jongwook Kye表示：“工艺节点越低，设计复杂性越高，我们致力于通过技术创新来满足客户对于先进芯片设计的需求。  新思科技的IC Validator提供了业界领先的差异化解决方案，并已通过了我们可付诸生产的5nm和4nm技术认证。IC Validator的创新功能和预测结果，结合三星晶圆厂的先进工艺技术，让我们的共同客户能够在要求极为严苛的下一代应用中实现芯片成功。”

　　作为新思科技Fusion Design Platform和Custom Design Platform的关键组成部分，IC Validator为开发者提供全面的物理验证解决方案，包括快速DRC检查、可编程电气规则检查、虚拟金属填充和可制造性设计增强能力，以及签核精准的StarRC™集成以加速收敛。IC Validator的实时DRC检查技术可为新思科技Custom Design Platform的实时DRC监测提供按需验证。